

DE 3915650 A1

Structuring of a layer on a semiconductor layer structure is carried out by: (a) applying, onto the layer (2) to be structured, an auxiliary layer having good etch selectivity w.r.t. the layer (2); (b) applying and photolithographically structuring a photolacquer layer on the auxiliary layer; (c) transferring the photolacquer structure (41) to the auxiliary layer by etching; (d) selectively back-etching the auxiliary layer laterally under the photolacquer structure (41); and (e) after removing the photolacquer structure (41), using the auxiliary layer structure (31) as a mask for structuring the layer (2).

①9 BUNDESREPUBLIK  
DEUTSCHLAND



DEUTSCHES  
PATENTAMT

⑫ **Offenlegungsschrift**  
⑪ **DE 39 15 650 A 1**

②1 Aktenzeichen: P 39 15 650.8  
②2 Anmeldetag: 12. 5. 89  
②3 Offenlegungstag: 15. 11. 90

⑤1 Int. Cl. 5:  
**H 01 L 21/308**

H 01 L 21/336  
H 01 L 29/784  
H 01 L 21/90  
G 03 F 7/09  
C 23 F 1/00  
C 23 C 16/04  
C 23 F 1/12

DE 39 15 650 A 1

⑦1 Anmelder:  
Siemens AG, 1000 Berlin und 8000 München, DE

⑦2 Erfinder:  
Burmester, Ralf, Dipl.-Phys.; Neppl, Franz,  
Dipl.-Phys. Dr., 8000 München, DE; Mazuré, Carlos,  
Dipl.-Phys. Dr., 8011 Kirchseeon, DE

⑤3 Für die Beurteilung der Patentfähigkeit  
in Betracht zu ziehende Druckschriften:

DE	38 42 481 A1
DE	32 15 411 A1
DE	31 28 629 A1
DE	30 14 363 A1
DE	19 08 901 A1
US	48 14 041
US	44 74 642
US	44 57 820
US	43 78 013
US	39 34 060
EP	03 13 683 A1

EP 03 04 728 A2  
EP 02 63 374 A2  
EP 2 72 140 A1


US-Z: ABBAS, S.A.;  
et al: IBM Technical Disclosure Bulletin. In: Vol. 20,  
No. 4, Sept. 1977, S. 1376-1378;  
- US-Z: CHIN, B.L.;  
et al: Plasma TEOS Process for Interlayer Dielectric  
Applications. In: Solid State Technology, April 1988,  
S. 119:122;  
- US-Z: FONASH, S.J.: Advances in Dry Etching  
Processes-A Review. In: Solid State Technology  
Jan. 1985, S. 150-158;  
- DD-Z: KREYSIG, D.: Neue Trends in der Entwick-  
lung, Anwendung und Verarbeitung organischer  
Photoresiste. In: J. Inf. Rec. Mater, 15, 1987, 2,  
S. 75-87;  
- US-Z: MACKIE, S.;  
BEAUMONT, S.P.: Materials and Processes for  
Nanometer Lithography. In: Solid State Technology,  
Aug. 1985, H. 19, \$

Weitere Bibliographieangaben siehe Rückseite

⑤4 Verfahren zur Strukturierung einer auf einem Halbleiterschichtaufbau angeordneten Schicht

Zur Strukturierung einer auf einem Halbleiterschichtaufbau (1) angeordneten Schicht (2) wird auf die zu strukturierende Schicht (2) eine Hilfsschicht und eine Photolackschicht aufgebracht. Die Hilfsschicht ist mit guter Selektivität zur zu strukturierenden Schicht (2) ätzbar. In der Photolackschicht wird phototechnisch eine Struktur (41) erzeugt, die durch Ätzen in die Hilfsschicht übertragen wird. Dabei wird die Hilfsschicht lateral unter die Photolackstruktur (41) rückgeätzt. Nach dem Entfernen der Photolackstruktur (41) wird die Hilfsschichtstruktur (31) als Maske für die Strukturierung der darunterliegenden Schicht (2) verwendet. Auf diese Weise ist die Erzeugung von Strukturen möglich, deren Breite die durch die Photolithographie vorgegebene Auflösung um bis zu 0,5 µm unterschreitet. Das Verfahren findet insbesondere Anwendung zur Gatestrukturierung in CMOS-Logikprozessen und zur Strukturierung von Metallisierungsebenen.

FIG 4



DE 39 15 650 A 1

S. 117-122;  
- US-Z: LIGHT, R.W.: Reactive Ion Etching of  
Aluminium/Silicon. In: Vol. 130, No. 11, S. 2225-2230;  
- US-Z: MELE, T.C.;  
et al: Anisotropic Reactive Ion Etching. In:  
Electrochemical Society Active Member, Vol. 135,  
No. 9, S. 2373-2378;  
- US-Z: MERCIER, J.S.;  
et al: Dry Etch-Back of Overthick PSG Films for  
Step-Coverage Improvement. In: J. Electrochem.  
Soc.: Solid- State Science and Techn., May 1985,  
S. 1219-1222;

## Beschreibung

Die Erfindung betrifft ein Verfahren zur Strukturierung einer auf einem Halbleiterschichtaufbau angeordneten Schicht.

Bei der Entwicklung von Halbleiterbausteinen werden immer höhere Packungsdichten angestrebt. Das erfordert eine immer weitere Reduzierung der Minimalmaße der einzelnen Elemente. Mit Hilfe heutiger Halbleitertechnologien werden bereits Strukturfeinheiten von unter einem Mikrometer erzielt.

Mit der ständigen Reduzierung der Minimalmaße der einzelnen Elemente sind ständig wachsende Anforderungen an die Strukturierungstechnik verbunden. Insbesondere muß die Auflösung der für die Photolithographie eingesetzten Belichtungsgeräte weiter verbessert werden, um eine maßhaltige Strukturierung zu ermöglichen.

Bei Verwendung von Licht mit gegebener Wellenlänge  $\lambda$  ist die Auflösung nicht beliebig zu steigern, da die kleinste mit einem optischen Instrument noch aufzulösende Linienbreite  $w_{min}$  an die Wellenlänge des Lichts  $\lambda$  sowie die numerische Apertur NA des Objektivs über das Rayleigh-Kriterium gekoppelt ist:

$$w_{min} = 0.61 \lambda / NA.$$

Mit den heute üblichen Geräten zur optischen Photolithographie, den sogenannten Wafersteppern, können Strukturen bis zu einer Linienbreite von  $0,7 \mu m$  aufgelöst werden. Eine weitere Steigerung der Auflösung kann erreicht werden durch Verwendung von Licht mit kürzerer Wellenlänge wie zum Beispiel fernes UV oder Röntgenstrahlung oder durch Einsatz von Elektronenstrahlolithographie. Sowohl die Verwendung kürzerwelligeren Lichtes als auch die Elektronenstrahlolithographie erfordern einen wesentlich höheren apparativen Aufwand als die "klassische" optische Photolithographie. Zur routinemäßigen Einsetzbarkeit insbesondere in der Halbleiterfertigung sind beide Ausweichmöglichkeiten noch nicht hinreichend ausentwickelt und werden in absehbarer Zeit dazu auch nicht zur Verfügung stehen.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren anzugeben zur Herstellung von Strukturen, deren Breite die durch die optische Photolithographie vorgegebene Auflösung unterschreitet.

Die Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zur Strukturierung einer auf einem Halbleiterschichtaufbau angeordneten Schicht mit folgenden Schritten:

- a) auf die zu strukturierende Schicht wird eine Hilfsschicht aufgebracht, die mit guter Selektivität zur zu strukturierenden Schicht ätzbar ist,
- b) auf die Hilfsschicht wird eine Photolackschicht aufgebracht und photolithographisch strukturiert,
- c) die Photolackstruktur wird durch Ätzen in die Hilfsschicht übertragen,
- d) die Hilfsschicht wird lateral unter die Photolackstruktur rückgeätzt, wobei die Ätzung selektiv zur darunterliegenden, zu strukturierenden Schicht erfolgt,
- e) nach dem Entfernen der Photolackstruktur wird die strukturierte Hilfsschicht als Maske zur Strukturierung der zu strukturierenden Schicht verwendet.

Die Erfindung macht sich die Erkenntnis zunutze, daß

unterschiedliche Materialien verschieden auf verschiedene Ätzverfahren reagieren. Diese Selektivität der Ätzung, die zum Beispiel bei S. M. SZE, in VLSI Technology, McGraw-Hill Book Company, 1988, auf den Seiten 206 bis 208 beschrieben ist, erlaubt es, gezielt bestimmte Schichten zu ätzen; während benachbarte Schichten nicht oder nur in geringem Maße abgeätzt werden.

In dem erfindungsgemäßen Verfahren wird zwischen der zu strukturierenden Schicht und einer Photolackschicht eine Hilfsschicht aufgebracht. Die Hilfsschicht ist so gewählt, daß sie sich mit hinreichender Selektivität sowohl zum Photolack als auch zur darunterliegenden zu strukturierenden Schicht ätzen läßt. Erfindungsgemäß wird, nachdem eine phototechnisch in der Photolackschicht erzeugte Struktur durch Ätzen in die Hilfsschicht übertragen wurde, durch einen Ätzprozeß die Hilfsschicht unter die Struktur der Photolackschicht lateral zurückgeätzt. Die sich in der Hilfsschicht ergebende Struktur weist Stege auf, die pro Kante um die laterale Rückätzlänge schmäler sind als die entsprechenden Stege in der Photolackstruktur. Das bedeutet, daß mit dem erfindungsgemäßen Verfahren eine Maske erstellt wird, deren Stegbreiten pro Kante um die Rückätzlänge reduziert sind gegenüber der minimalen Stegbreite, die durch die vorgegebene Auflösung der Photolithographie bestimmt ist. Die strukturierte Hilfsschicht wird sodann als Maske zur Strukturierung der zu strukturierenden Schicht verwendet. Auf diese Weise werden in der zu strukturierenden Schicht geringere Breiten erzielt als es der minimalen Breite, die durch die Auflösung der Photolithographie vorgegeben ist, entspricht, obwohl die Strukturierung der Photolackschicht allein mit Hilfe der konventionellen Photolithographie erfolgt.

Die Rückätzlänge und damit die sich ergebende Stegbreite ist über die Rückätzzeit gut kontrollierbar.

Es liegt im Rahmen der Erfindung als Hilfsschicht eine Siliziumoxidschicht zu verwenden, die durch chemische Abscheidung aus der Gasphase bei gegenüber Atmosphärendruck vermindertem Druck, durch sogenanntes LPCVD, nach Zersetzen von  $Si(OC_2H_5)_4$ , sogenanntes TEOS, auf der zu strukturierenden Schicht hergestellt wird. Das Verfahren ist dann zur Strukturierung einer Polysiliziumschicht geeignet.

Beim Übertragen der Photolackstruktur in die aus TEOS-Siliziumoxid bestehende Hilfsschicht durch einen anisotropen Trockenätzprozeß mit einem Reaktionsgasgemisch aus  $CHF_3$  und  $O_2$  wird eine Selektivität von mindestens 5:1 zu einer aus Polysilizium bestehenden zu strukturierenden Schicht erzielt.

Das Rückätzen der Hilfsschicht aus TEOS-Siliziumoxid unter die Photolackstruktur erfolgt bei einer zu strukturierenden Schicht aus Polysilizium zum Beispiel durch isotope Ätzung mit einer verdünnten HF-Lösung. Die gewünschte Rückätzlänge wird über die Rückätzzeit eingestellt. Nach dem Entfernen der Photolackstruktur wird die Struktur der Hilfsschicht in die zu strukturierende Schicht durch Ätzen übertragen. Bei einer Hilfsschicht aus TEOS-Siliziumoxid und einer zu strukturierenden Schicht aus Polysilizium ist dafür zum Beispiel ein mehrstufiger anisotroper Ätzprozeß mit  $BCl_3$  und  $HCl$  geeignet. Bei diesem Ätzprozeß beträgt die Selektivität der Polysiliziumätzung zur Hilfsschicht aus TEOS-Siliziumoxid mindestens 5:1.

Das Verfahren ist in einem CMOS-Logikprozeß zur Strukturierung von Polysiliziumgates geeignet. Dabei ermöglicht das erfindungsgemäße Verfahren eine Reduzierung der Gatelänge gegenüber dem durch die Photo-

lithographie vorgegebenen Minimalmaß. Mit einer kürzeren Gatelänge ist eine höhere Stromergiebigkeit der Transistoren verbunden und damit wiederum eine Performance-Verbesserung der Bauelemente.

Zur Strukturierung von Schichten, auf denen eine Abscheidung einer Hilfsschicht aus TEOS-Siliziumoxid wegen der damit verbundenen Temperaturbelastung von 650 bis 750°C nicht möglich ist, wie zum Beispiel auf Metallisierungen, liegt es im Rahmen der Erfindung, eine Hilfsschicht aus Siliziumoxid zu verwenden, die auf der zu strukturierenden Schicht durch Plasmaunterstützte, chemische Abscheidung aus der Gasphase, sogenannte PECVD, hergestellt wird. Die Übertragung der Struktur der Photolackschicht in die Hilfsschicht kann auch in diesem Fall zum Beispiel durch einen anisotropen Trockenätzprozeß mit einem Reaktionsgasgemisch aus  $\text{CHF}_3$  und  $\text{O}_2$  erfolgen.

Bei der Strukturierung einer Schicht, die unter anderem Aluminium enthält, erfolgt das laterale Rückätzen der Hilfsschicht unter die Photolackstruktur durch eine isotrope Trockenätzung.

Der Einsatz des erfindungsgemäßen Verfahrens bei der Strukturierung von Metallisierungsschichten aus zum Beispiel Aluminium führt zu einer Reduzierung der Breite der Leiterbahnen. Das bewirkt eine kleinere Verdrahtungskapazität und ein geringeres Übersprechen.

Im folgenden wird die Erfindung anhand der Figuren und Ausführungsbeispielen näher erläutert.

In Fig. 1 bis Fig. 6 sind die einzelnen Verfahrensschritte dargestellt.

In Fig. 1 ist ein Halbleiterschichtaufbau 1 dargestellt. Auf dem Halbleiterschichtaufbau 1 ist eine zu strukturierende Schicht 2 angeordnet. Die zu strukturierende Schicht 2 ist zum Beispiel eine  $n^+$ -dotierte Polysiliziumschicht, die als Gate für MOS-Transistoren strukturiert werden soll. Der Halbleiterschichtaufbau 1 enthält in diesem Beispiel ein Substrat, Feldoxidbereiche und das Gateoxid. In einem anderen Beispiel ist die zu strukturierende Schicht 2 zum Beispiel eine Aluminium enthaltende Metallisierungsebene. In diesem Beispiel enthält der Halbleiterschichtaufbau 1 fertige Bauelemente, wie Transistoren, Kondensatoren, Widerstände, die von einer Passivierungsschicht bedeckt sind.

Auf der zu strukturierenden Schicht 2 wird eine Hilfsschicht 3 angeordnet. Die Hilfsschicht 3 wird so auf die zu strukturierende Schicht 2 abgestimmt, daß die Hilfsschicht 3 mit guter Selektivität zur darunterliegenden zu strukturierenden Schicht 2 ätzbar ist. Im Fall einer zu strukturierenden Schicht 2 aus Polysilizium ist zum Beispiel eine Hilfsschicht 3 aus Siliziumoxid geeignet, die durch chemische Abscheidung aus der Gasphase bei gegenüber Atmosphärendruck vermindertem Druck (LPCVD) nach Zersetzen von  $\text{Si}(\text{OC}_2\text{H}_5)_4$  (sogenanntes TEOS) auf der zu strukturierenden Schicht hergestellt wird. Für den Fall, daß die zu strukturierende Schicht 2 oder der Halbleiterschichtaufbau 1 die Temperatur zwischen 650 und 750°C, wie sie bei der Abscheidung einer Siliziumoxidschicht nach dem LPCVD-Verfahren durch Zersetzung von TEOS auftritt, nicht verträgt, wie es im Beispiel der Aluminium enthaltenden zu strukturierenden Schicht 2 der Fall ist, ist als Hilfsschicht 3 eine Siliziumoxidschicht geeignet, die auf der zu strukturierenden Schicht durch Plasma-unterstützte, chemische Abscheidung aus der Gasphase (PECVD) hergestellt wird.

Auf der Hilfsschicht 3 wird eine Photolackschicht 4 erzeugt.

Die Photolackschicht 4 wird durch optische Lithogra-

phie strukturiert, dabei entstehen die Photolackstrukturen 41 (siehe Figur 2).

In Fig. 3 ist die Übertragung der Photolackstrukturen 41 in die Hilfsschicht 3 dargestellt. Die Übertragung der Photolackstrukturen 41 in die Hilfsschicht 3 erfolgt zum Beispiel durch eine anisotrope Trockenätzung mit einem Reaktionsgasgemisch aus  $\text{CHF}_3$  und  $\text{O}_2$  in einer RIE-(= reactive ion etching = reaktives Ionenätzen)-Anlage. Die Ätzung kann z. B. auf einer Ätzanlage vom Typ AME 8111 der Firma Applied Materials durchgeführt werden. Bei der Ätzung einer TEOS-Siliziumoxidschicht auf einer Polysiliziumunterlage wird in diesem Trockenätzprozeß eine Selektivität von mindestens 5:1 erzielt. Eine ausführliche Schilderung von selektiven Ätzprozessen findet sich z. B. in S. M. Sze, VLSI-Technology, McGraw Hill Book Company 1988, S. 221 - 227 und S. M. Sze Semiconductor Devices, J. Wiley 1985, S. 457 - 465.

Nun erfolgt der erfindungswesentliche Schritt der lateralen Rückätzung der Hilfsschicht unter die Photolackstrukturen 41 (siehe Fig. 4). Mit Hilfe eines isotropen Ätzprozesses wird die Hilfsschicht 3 unter die Kanten der Photolackstrukturen 41 rückgeätzt, wobei die Hilfsschichtstrukturen 31 entstehen. Die Hilfsschichtstrukturen 31 treten an den Kanten um die Rückätzlänge hinter den Photolackstrukturen 41 zurück. Das bedeutet, daß die Stege der Hilfsschichtstrukturen 31 pro Kante um die Rückätzlänge schmaler sind als die Photolackstrukturen 41. Wenn die Breite der Stege der Photolackstrukturen 41 die, bedingt durch die Auflösung der optischen Instrumente bei der Photolithographie, minimale Breite ist, ist die Breite der Stege der Hilfsschichtstrukturen 31 um zweimal die Rückätzlänge reduziert gegenüber dieser minimalen Breite. Mit dem erfindungsgemäßen Verfahren ist es daher möglich, Strukturen herzustellen, deren Breite die durch die Photolithographie vorgegebene Auflösung unterschreitet. Die durch die Photolithographie vorgegebene Auflösung kann dabei um bis zu 0,5 µm unterschritten werden.

Im Beispiel einer Hilfsschicht 3 aus TEOS-Siliziumoxid, die z. B. eine Dicke von 150 nm aufweist, und einer zu strukturierenden Schicht 2 aus Polysilizium erfolgt der isotrope Rückätzschritt zum Beispiel mit einer 1-prozentigen HF-Lösung. Bei einer Rückätzzeit von 4 Minuten wird eine Rückätzlänge von 200 nm pro Kante erzielt. Die Ätzung erfolgt selektiv zur darunterliegenden zu strukturierenden Schicht 2.

Im Fall einer Aluminium enthaltenden zu strukturierenden Schicht 2 ist eine Rückätzung mit einer HF-Lösung nicht möglich, da diese Aluminiumschichten angreift. Statt dessen erfolgt hier der isotrope Rückätzschritt zum Beispiel durch eine isotrope Trockenätzung. Diese Trockenätzung erfolgt z. B. mit einem Gasgemisch aus  $\text{CF}_4$  und  $\text{O}_2$  auf einer Downstreamtrockenätzanlage vom Typ CDE-8 der Firma Tylan-Tokuda durchgeführt. Auf die oben zitierte ausführliche Schilderung von selektiven Ätzprozessen in der Literatur wird auch in diesem Zusammenhang verwiesen.

Nach dem Entfernen der Photolackstrukturen 41 (siehe Fig. 5) wird die Hilfsschichtstruktur 31 als Maske für die zu strukturierende Schicht 2 verwendet. Die Strukturierung der zu strukturierenden Schicht 2 aus Polysilizium erfolgt durch eine anisotrope Ätzung in mehreren Stufen. Beispielsweise erfolgt die Ätzung in der ersten Stufe mit  $\text{BCl}_3$ , in der zweiten Stufe mit  $\text{HCl}$  und in der dritten Stufe mit einem Gemisch aus  $\text{HCl}$  und  $\text{Ar}$ . Diese Prozeßfolge läuft z. B. auf einer Ätzanlage vom Typ AME 8121 der Firma Applied Materials ab. Dieser Ätz-

prozeß weist bei der Ätzung von Polysilizium gegenüber TEOS-Siliziumoxid eine Selektivität von 5 : 1 auf. Weitere Ätzprozesse für Polysilizium mit Selektivität gegenüber TEOS-Siliziumoxid ergeben sich aus den genannten Textstellen.

Im Fall einer Aluminium enthaltenden zu strukturierenden Schicht 2 erfolgt die Strukturierung durch eine anisotrope Ätzung mit einem Gemisch aus z. B.  $\text{BCl}_3$  und  $\text{Cl}_2$ . In diesem Schritt entstehen die Strukturen 21 (siehe Fig. 6). Die Strukturen 21 entsprechen in der Breite genau den Hilfsschichtstrukturen 31. Das bedeutet, daß die Strukturen die durch die Photolithographie vorgegebene Auflösung unterschreiten.

Mit dem erfindungsgemäßen Verfahren werden daher zum Beispiel Gatelängen von  $0,2 \mu\text{m}$  erzielt, wenn mit der Photolithographie  $0,7 \mu\text{m}$  breite Photolackstrukturen erzeugt werden.

#### Patentansprüche

1. Verfahren zur Strukturierung einer auf einem Halbleiterschichtaufbau angeordneten Schicht mit folgenden Schritten:

- a) auf die zu strukturierende Schicht (2) wird eine Hilfsschicht (3) aufgebracht, die mit guter Selektivität zur zu strukturierenden Schicht (2) ätzbar ist,
- b) auf die Hilfsschicht (3) wird eine Photolackschicht (4) aufgebracht und photolithographisch strukturiert,
- c) die Photolackstruktur (41) wird durch Ätzen in die Hilfsschicht (3) übertragen,
- d) die Hilfsschicht (3) wird lateral unter die Photolackstruktur (41) rückgeätzt, wobei die Ätzung selektiv zur darunterliegenden, zu strukturierenden Schicht (2) erfolgt,
- e) nach dem Entfernen der Photolackstruktur (41) wird die Hilfsschichtstruktur (31) als Maske zur Strukturierung der zu strukturierenden Schicht (2) verwendet.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Photolackstruktur (41) durch eine anisotrope Ätzung in die Hilfsschicht (3) übertragen wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Hilfsschicht (3) eine Siliziumoxidschicht verwendet wird, die durch chemische Abscheidung aus der Gasphase bei gegenüber Atmosphärendruck vermindertem Druck (LPCVD) nach Zersetzen von  $\text{Si}(\text{OC}_2\text{H}_5)_4$  (TEOS) auf der zu strukturierenden Schicht (2) hergestellt wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Photolackstruktur (41) durch einen anisotropen Trockenätzprozeß mit einem Reaktionsgasgemisch aus  $\text{CHF}_3$  und  $\text{O}_2$  erfolgt.

5. Verfahren nach Anspruch 4 dadurch gekennzeichnet, daß das laterale Rückätzen der Hilfsschicht (3) durch eine isotrope Ätzung erfolgt.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die isotrope Ätzung mit einer HF-Lösung erfolgt.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Übertragung der Hilfsschichtstruktur (31) in die zu strukturierende Schicht (2) durch eine anisotrope Ätzung in mehreren Stufen mit  $\text{BCl}_3$ ,  $\text{HCl}$  und einem Gemisch aus  $\text{HCl}$  und  $\text{Ar}$  erfolgt.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet,

daß die zu strukturierende Schicht (2) aus polykristallinem Silizium besteht.

9. Verwendung des Verfahrens nach Anspruch 7 oder 8 zur Strukturierung einer polykristallinen Siliziumschicht.

10. Verwendung des Verfahrens nach Anspruch 7 oder 8 in einem CMOS-Logikprozeß zur Strukturierung der Polysiliziumgates.

11. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Hilfsschicht (3) eine Siliziumoxidschicht verwendet wird, die auf der zu strukturierenden Schicht (2) durch Plasma-unterstützte, chemische Abscheidung aus der Gasphase (PECVD) erzeugt wird.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Photolackstruktur (41) durch einen anisotropen Trockenätzprozeß mit einem Reaktionsgasgemisch aus  $\text{CHF}_3$  und  $\text{O}_2$  in die Hilfsschicht (3) übertragen wird.

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß das laterale Rückätzen der Hilfsschicht (3) durch eine isotrope Ätzung erfolgt.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß das laterale Rückätzen der Hilfsschicht (3) durch isotrope Trockenätzung erfolgt.

15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die Strukturierung der zu strukturierenden Schicht (2) durch eine anisotrope Ätzung mit  $\text{BCl}_3$  und  $\text{Cl}_2$  erfolgt.

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die zu strukturierende Schicht (2) Aluminium enthält.

17. Verwendung eines Verfahrens nach Anspruch 15 oder 16 zur Strukturierung einer Aluminium enthaltenden Metallisierungsebene.

Hierzu 1 Seite(n) Zeichnungen

FIG 1




FIG 2




FIG 3




FIG 4




FIG 5




FIG 6

